扫一扫,分享给好友
DDR2仿真时发现local_ready只在local_init_end变为高电平之后的前十几个周期拉高之后,但是不同DDR2的示例代码仿真时不会出现这样的情况,自己编写的代码才出现的,请问这是什么原因?local_ready和哪些输入有关吗,编写的时候要注意什么。
该类别下有 31 个回答,其中被选为最佳答案 7 次。
该类别下有 18 个回答。
该类别下有 8 个回答。
该类别下有 7 个回答。
该类别下有 6 个回答。
该类别下有 6 个回答,其中被选为最佳答案 1 次。
该类别下有 5 个回答。
该类别下有 4 个回答。
该类别下有 3 个回答。
该类别下有 2 个回答。
该类别下有 1 个回答。
举报
杨言
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
发布答案
FPGADDR2fpga
FPGA开发需求
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
国产FPGA有哪些
FPGA采集camer link数据出现彩色光晕
FPGA 要求+调试可以的来 用vhdl
通过FPGA实现正弦波AD采集,只得到的一半波形
求用过的大佬们给一个AG576SL100这块CPLD的详细开发流程
请问如何用Verilog实现将ascaii码数值字符串转换成定点数?
本人研一,做DFB激光稳频,目前只差FPGA ADC DAC做一个反馈系统
赛灵思低温失效的原因,有没有别的方法或者一些见解?
电子发烧友网
电子发烧友开云(中国)官方