1 OPA运放基本功能说明

1.1 OPA引脚详细说明方式

说明方式1如下所示：

• OPN0、OPP0、OPO为OPA的第0通道

OPN0：OPA_0通道的N端

OPP0：OPA_0通道的P端

OPO：OPA的OUT端

• OPN1、OPP1、OPO为OPA的第1通道

OPN1：OPA_1通道的N端

OPP1：OPA_1通道的P端

OPO：OPA的OUT端

说明方式2如下所示:

• OPA1_CH0N、OPA1_CH0P、OPA1_OUT0为OPA1的第0通道

OPA1_CH0N：OPA1_0通道的N端

OPA1_CH0P：OPA1_0通道的P端

OPA1_OUT0：OPA1_0通道的OUT端

• OPA1_CH1N、OPA1_CH1P、OPA1_OUT1为OPA1的第1通道

OPA1_CH1N：OPA1_1通道的N端

OPA1_CH1P：OPA1_1通道的P端

OPA1_OUT1：OPA1_1通道的OUT端

注： 对于某些同时有OPA1第0通道和第1通道的芯片来说，即一组运放

N端可选OPA1N_0和OPA1N_1

P端可选OPA1P_0和OPA1P_1

O端可选OPA1O_0和OPA1O_1

搭配起来一共有8中使用方式可选。

1.2 关于OPA描述的详细解析

例1:关于CH32V003的OPA的相关描述： 一组运放、比较器：可连接ADC和TIMx

解析：

• 一组运放表示的是两个通道可用，仅有一个运放，且一个运放也可以作为比较器使用。
• 同一时间只能使用一个通道，即一个OPA只能使用一组通道中的其中一个通道。
• OPA输出引脚可以复用成ADC或TIM的某个通道;即OPA的OUT引脚在内部与ADC和TIM相连接。具体连接通道参考OPA_OUT引脚详细说明

例2:关于CH32V203的OPA的相关描述： 2组运放、比较器：连接ADC和TIMx

解析：

• 2组运放表示4个通道可用，仅有2个运放，且2个运放也可以作为比较器使用。
• 同一时间只能使用一个通道，即一个OPA只能使用一组通道中的其中一个通道。
• OPA输出引脚可以复用成ADC或TIM的某个通道;即OPA的OUT引脚在内部与ADC和TIM相连接。具体连接通道参考OPA_OUT引脚详细说明

注： 其它类型芯片按上述解析即可

2 OPA_OUT引脚详细说明

• 例1:关于CH32V003的OPA_OUT引脚详细说明

PD4为CH32V003的OPA的OUT引脚；

PD4可以复用为ADC_IN7或TIM1_CH4或TIM2_CH1；

PD4引脚的复用功能中ADC_IN7 和TIM1_CH4和TIM2_CH1在内部与OPA的OUTD端直接连接；具体使用说明如下：

1、当OPA作为运算放大器使用时，可直接使用ADC通道7采样得到OPA的OUT引脚的电压；

2、当OPA作为比较器使用时，直接使能OPA，同时引脚也按OPA配置即可，可直接使用TIM1_CH4通道或TIM2_CH1通道的输入捕获模式，直接捕获OPA的OUT引脚的电平状态

• 例2:关于CH32V203的OPA_OUT引脚详细说明

PA2为CH32V203的OPA2的OUT0引脚;

PA2可以复用为ADC_IN2或TIM2_CH3或TIM5_CH3;

PA2引脚的复用功能中ADC_IN2和TIM2_CH3和TIM5_CH3在内部与OPA2的OUT0

端直接连接；具体使用说明如下：

1、当OPA作为运算放大器使用时，可直接使用ADC通道2采样得到OPA2的OUT0引脚的电压；

2、当OPA作为比较器使用时，直接使能OPA，同时引脚也按OPA配置即可，可直接使用TIM2_CH3通道或TIM5_CH3通道的输入捕获模式，直接捕获OPA2的OUT0引脚的电平状态；

注： 上表中的引脚功能描述针对的是所有功能，不涉及具体型号产品。不同型号之间外设资源有差异，查看前需先根据产品型号资源表确认是否有此功能。定时器5只有CH32V203RB系列芯片才有，故CH32V203其它系列芯片PA2引脚无法复用到TIM5_CH3.

3 OPA使用范例

• 内部OPA作运算放大器使用时，原理图示范如下：

注：OPA上端需要如上图所示接上反馈电路到OPA的OUT端

原理图说明：

上图为同相运算放大器

根据运算放大器的“虚断”原理，N端与P端无电流的流入和流出

即：

根据运算放大器的“虚短”原理，N端与P端电位相等

即：U+=U-

当N端输入电压I1_shunt=0.35V时，可直接计算出P端电位为0.487V

即：U-=0.211Uout=U+=0.487

可以算得：Uout =2.307V

• 内部OPA作比较器使用时，原理图示范如下：

原理图说明：P端电压为2.75V

N端输入电压大于2.75V时，OPA_OUT端呈现高电平

N端输入电压小于2.75V时，OPA_OUT端呈现低电平